Temat: Mealy FSM - Prolib Integro

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Mealy FSM" wg kryterium: Temat

Wyświetlanie 1-6 z 6

Zaznacz stronę

Skocz do pozycji: 1.

Tytuł:: Improving the LUT count for Mealy FSMs with transformation of output collections
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Tematy:: Mealy FSM
FPGA
LUT
state code
FSM
kod stanu; Pokaż więcej
Data publikacji:: 2022
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Hardware reduction for LUT-based mealy FSMs
Autorzy:: Barkalov, A.
Titarenko, L.
Mielcarek, K.
Tematy:: Mealy FSM
FPGA
LUT
partition
encoding collection
output variables
automat Mealy'ego
zbiór kodowany
zmienne wyjściowe; Pokaż więcej
Data publikacji:: 2018
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Improving characteristics of LUT-based Mealy FSMs
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mielcarek, Kamil
Tematy:: FPGA
LUT
Mealy FSM
structural decomposition
two fold state assignment
energy consumption
FSM
dekompozycja strukturalna
zużycie energii; Pokaż więcej
Data publikacji:: 2020
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
EMB-based synthesis of Moore FSM
Autorzy:: Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Tematy:: Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
Embedded Memory Block
design
logic circuit; Pokaż więcej
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Improving LUT count of FPGA-based sequential blocks
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Krzywicki, Kazimierz
Tematy:: FPGA
LUT
Mealy FSM
synthesis
structural decomposition
product terms
partition
automat Mealy'ego
synteza
rozkład strukturalny
warunki produktu
przegroda; Pokaż więcej
Data publikacji:: 2021
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Improving LUT count of FPGA-based sequential blocks
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Krzywicki, Kazimierz
Tematy:: FPGA
LUT
Mealy FSM
synthesis
structural decomposition
product terms
partition
automat Mealy'ego
synteza
rozkład strukturalny
warunki produktu
przegroda; Pokaż więcej
Data publikacji:: 2021
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Wyświetlanie 1-6 z 6

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies