Temat: LUT - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Realization of multiplexer logic-based 2-D block firfilter using distributed arithmetic
Autorzy:: Chowdari, Ch. Pratyusha
Seventline, J. Beatrice
Tematy:: 2-D FIR filter
switching-based LUT
distributed arithmetic
block processing
2-D FIR filtr
arytmetyka rozproszona
przetwarzanie blokowe; Pokaż więcej
Data publikacji:: 2023
Wydawca:: Instytut Podstawowych Problemów Techniki PAN
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Analiza porównawcza narzędzi dedykowanych zarządzaniu projektami
A comparative analysis of tools dedicated to project management
Autorzy:: Pawłowski, Piotr
Plechawska-Wójcik, Małgorzata
Tematy:: zarządzanie projektami
analiza użyteczności interfejsu
wędrówka poznawcza
lista LUT
project management
interface usability analysis
cognitive walkthrough
LUT’s list; Pokaż więcej
Data publikacji:: 2022
Wydawca:: Politechnika Lubelska. Instytut Informatyki
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Improving the LUT count for Mealy FSMs with transformation of output collections
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Tematy:: Mealy FSM
FPGA
LUT
state code
FSM
kod stanu; Pokaż więcej
Data publikacji:: 2022
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Zastosowanie zasad projektowania uniwersalnego do ulepszenia stron internetowych wybranej uczelni wyższej
Applying universal design principles to improve the websites of a selected university
Autorzy:: Kamiński, Tomasz
Kapica, Paweł
Dzieńkowski, Mariusz
Tematy:: projektowanie uniwersalne
użyteczność
dostępność
eye tracking
WCAG
WAVE
LUT
universal design
usability
accessibility; Pokaż więcej
Data publikacji:: 2022
Wydawca:: Politechnika Lubelska. Instytut Informatyki
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Improving LUT count of FPGA-based sequential blocks
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Krzywicki, Kazimierz
Tematy:: FPGA
LUT
Mealy FSM
synthesis
structural decomposition
product terms
partition
automat Mealy'ego
synteza
rozkład strukturalny
warunki produktu
przegroda; Pokaż więcej
Data publikacji:: 2021
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Improving LUT count of FPGA-based sequential blocks
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mazurkiewicz, Małgorzata
Krzywicki, Kazimierz
Tematy:: FPGA
LUT
Mealy FSM
synthesis
structural decomposition
product terms
partition
automat Mealy'ego
synteza
rozkład strukturalny
warunki produktu
przegroda; Pokaż więcej
Data publikacji:: 2021
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Improving characteristics of LUT-based Mealy FSMs
Autorzy:: Barkalov, Alexander
Titarenko, Larysa
Mielcarek, Kamil
Tematy:: FPGA
LUT
Mealy FSM
structural decomposition
two fold state assignment
energy consumption
FSM
dekompozycja strukturalna
zużycie energii; Pokaż więcej
Data publikacji:: 2020
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:: Brazing of selected heat-resisting alloys using Ni-Pd filler metal
Lutowanie twarde wybranych stopów żaroodpornych z zastosowaniem lutu Ni-Pd
Autorzy:: Baranowski, Michał
Senkara, Jacek
Tematy:: lutowanie próżniowe
lutowanie twarde
lut Ni-Pd
stop żaroodporny
struktura
złącze
vacuum brazing
Ni-Pd filler metal
heat-resisting alloy
structure
joint; Pokaż więcej
Data publikacji:: 2019
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:: Evaluation of Selected Timing Parameters of FPGA Device
Autorzy:: Sondej, D.
Szymanowski, R.
Szplet, R.
Tematy:: propagation time
jitter
ring oscillator
delay line
carry chain
LUT
FPGA; Pokaż więcej
Data publikacji:: 2018
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:: Hardware reduction for LUT-based mealy FSMs
Autorzy:: Barkalov, A.
Titarenko, L.
Mielcarek, K.
Tematy:: Mealy FSM
FPGA
LUT
partition
encoding collection
output variables
automat Mealy'ego
zbiór kodowany
zmienne wyjściowe; Pokaż więcej
Data publikacji:: 2018
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Informacja

Wyszukujesz frazę "LUT" wg kryterium: Temat

Źródło danych

Dostawca treści

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język

Kolekcja