- Tytuł:
- Capacitance/Resistance Modeling and Analog Performance Evaluation of 3-D SOI FinFET Structure for Circuit Perspective Applications
- Autorzy:
-
Jain, Neeraj
Raj, Balwinder - Tematy:
-
CMOS
Integrated Circuits
Parasitic Capacitance
Parasitic Resistance
SOI FinFET - Pokaż więcej
- Data publikacji:
- 2018
- Wydawca:
- Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
- Dostawca treści:
- Biblioteka Nauki
Artykuł