- Tytuł:
- Challenges in scaling of CMOS devices towards 65 nm node
- Autorzy:
-
Jurczak, M.
Veloso, A.
Rooyackers, R.
Augendre, E.
Mertens, S.
Rotschild, A.
Scaekers, M.
Lindsay, R.
Lauwers, A.
Henson, K.
Severi, S.
Pollentier, I.
Keersgieter de, A. - Tematy:
-
CMOS devices
gate dielectrics
shallow junctions
silicide
gate stack
lithography
gate patterning
silicon recess
device integration - Pokaż więcej
- Data publikacji:
- 2005
- Wydawca:
- Instytut Łączności - Państwowy Instytut Badawczy
- Dostawca treści:
- Biblioteka Nauki
Artykuł