Badania symulacyjne jednofazowego cyfrowego generatora przebiegów sinusoidalnych

W artykule zaprezentowano strukturę jednofazowego cyfrowego generatora przebiegów sinusoidalnych o częstotliwościach sieciowych zrealizowanego z zastosowaniem procesora sygnałowego i układu do bezpośredniej syntezy cyfrowej DDS. Opisano opracowany model symulacyjny i sposób symulacji komputerowej. W badaniach uwzględniono układ do bezpośredniej syntezy cyfrowej o tradycyjnej strukturze oraz układ do bezpośredniej syntezy cyfrowej z podwójnym całkowaniem (ang. Dual-slope Integration DDS), który charakteryzuje niskimi fluktuacjami fazy w generowanym sygnale. W wyniku symulacji uzyskano charakterystyki błędów częstotliwości wyjściowej oraz widma częstotliwościowe sygnału wyjściowego.

The structure of the digital single-phase generator of sinus-courses for network frequencies was presented in the article. He was realized with the use of signal processor and chip to the Direct Digital Synthesis (DDS). Worked out simulating models and the way of the computer simulation were described. The DDS was considered in testing about the traditional structure and Dual-Slope Integration DDS. The DLSP DDS can achieve a low-jitter clock output due to generating them more precise time delay. The characters of the errors of the outputs frequency and the frequency spectra of the outputs signal were got in the result of the simulation.